シリコンナノワイヤトランジスタの試作と特性評価に関する研究 Study on Fabrication and Characterization of Silicon Nanowire Transistors

電気電子情報通信工学専攻 木村迅利

1.背景

大規模集積回路は、コンピュータやスマートフォンに 広く用いられ、現代の高度情報化社会を根底で支えてい る。VLSI は数十億個もの MOS トランジスタで構成され ており、MOS トランジスタの性能が VLSI の性能を、ひ いては情報機器の性能を決めている。MOS トランジスタ はムーアの法則[1]に従い長年に渡り指数関数的に微細 化を進め、性能向上、消費電力の低減、集積度の向上を 実現する事で世の中の発展に貢献している。

既存の BulkFET 構造では、微細化を進める事による短 チャネル効果等の問題が顕著になってきた[2]。この問題 を解決するために Intel は 22nm 世代以降、既存の構造と は異なる FinFET 構造が提案されており、この構造によ り短チャネル効果によるデバイスの性能が劣化する問題 は大幅に軽減された[3][4]。しかし、FinFET 構造を用いて 微細化を進めるにあたり、プロセス上の制限によりフィ ンの上部よりも下部で幅が大きくなってしまう問題や、 経済的な問題が出てきている[5]。

これらの課題を解決する事ができる、次世代構造のト ランジスタとして、ゲートオールアラウンド(GAA)構造 を備えたシリコンナノワイヤトランジスタは大きな注目 を集めている[6]。しかし、GAA 構造をもつトランジスタ いまだ不明な点も多い。

本研究の目的として実際に GAA 構造を持つナノワイ ヤトランジスタを試作し、その電流、しきい値電圧、ば らつき、RTN 等を評価しする。ナノワイヤの幅は 10nm 以下と極めて狭く、このようなナノ構造で発現する物理 現象を実験により明らかにし、理論と比較することで、 将来重要となるナノスケールのトランジスタの性能向上 の指針を提示することを目指す。

2.原理

2.1 シリコンナノワイヤトランジスタの原理



Fig.2.1 シリコンナノワイヤトランジスタの構造 Fig.2.1 から、シリコンナノワイヤトランジスタはチャ ネルが酸化膜およびゲートに囲まれている構造となって いる事がわかる。この構造はチャネル部が完全にゲート に囲まれた形になっているため Gate-All-Around と呼ば れている。

GAA 構造は、チャネルが BOX および基板から切り離 されているため基板バイアス効果による影響がない。従 って基板バイアス効果を確認する事で、GAA 構造になっ ているかを電気的な特性から確認する事ができる。また、 非常に微細な構造を持つ GAA は、チャネルをゲートで 覆っている為ゲート制御性が優れており、これまでのデ バイスと比べて閾値電圧やサブスレッショルド係数に大 きな利点を持っている。GAA は基本的にチャネル中の不 純物が存在せず,微細な構造であることで不純物による 揺らぎが確率的に発生しにくい。比較的幅の広いナノワ イヤトランジスタでは、Bulk トランジスタや SOI トラン ジスタと比較して、Vth および Ion のばらつきが非常に 小さい事が報告されている[7]。また、ブスレッショルド 係数においても GAA では酸化膜の容量がチャネルを囲 むように表面積を持つため容量は大きくなる為、SS を理 論値の限界へ近づくことができる。

2.2 Random Telegraph Noise(RTN)の原理

RTN とは、酸化膜界面にトラップが生じ、そこに電子 が捕獲・放出を繰り返すことにより電流を乱すことに起 因するばらつきである。トラップの影響はこれまで無視 することができたが、トランジスタの微細化が進められ てきた中でその影響は大きくなってきた。RTN はサイズ 依存が大きいため、さらに微細化が進むと、その影響は RDF を凌ぐと予想されており[8]、微細化されたトラン ジスタにて RTN を理解し抑制することは非常に重要で ある。

> Log I_{DS} Electron Emission Electron Capture I_{DS} Trap Gate . D Elect Vcs ΔV_{GS} Fig.2.2 RTN の生じた Id-Vg 特性[9] 400 300 τ_c § 200 100 Т 0 n 2 6 8 10 4 Time (s) Fig.2.3 Id-t 特性

RTN の現象を Id-Vg 特性を用いて視覚的に表した図が Fig. 2.2 である。Fig. 2.2 から、1 個の電子が捕獲・放出 されることにより、Id-Vg が点線と実線とを繰り返しシ フトし、それによりしきい値電圧の変動が起こる。

Fig.2.3 は Vg を固定して Id-t 波形の測定を行ったサン プリング特性である。Fig. 2.3 から、RTN の時定数であ るキャリア放出までにかかる時間(rc) とキャリア獲得ま でにかかる時間(rc) が存在している。



Fig.2.4 MSI 構造のバンド図[10]

Fig. 2.4 は、酸化膜中にトラップが配置された MSI 構造のエネルギーバンド図である。今回は、チャネル(substrate)から電子がトラップされる type-Iについて考える。チャネルから垂直な深さ方向にあるトラップの位置をX_Tとしている。



Fig. 2.5 左のグラフから、ゲート電圧を印加すると τc (トラップの捕獲時間)は大きくなり、τe (トラップの放 出時間) は小さくなる。この時の、τc-Vg 曲線と τe-Vg 曲線の交差点は、トラップエネルギーがフェルミレベル

と一致する条件に対応している[10]。

$$\frac{X_{\rm T}}{T_{\rm OX}} = -\frac{k{\rm T}}{q} \frac{\partial \ln(\tau_{\rm c}/\tau_{\rm e})}{\partial V_{\rm g}} \qquad (3.1)$$

Fig. 2.5 右のグラフの傾きは、トラップの位置に依存 しており、式(3.1)からトラップの深さを導出する事がで きる。これは、Fig.2.4 から、チャネル付近に存在するト ラップよりも、ゲート付近に存在するトラップの方がゲ ート電圧を印加する事で生じるバンドの動きが大きい 為、チャネルから垂直な深さ方向にあるトラップの深さ (X_T) が大きくなると理解する事ができる。また式(2.11) から、酸化膜内にトラップは存在する為、 $X_T/T_{OX} \le 1$ と なる。

3 結果

3.1 ばらつき評価



Fig.3.1 Id-Vg 特性(Pmos)

Fig.3.1 は試作したシリコンナノワイヤトランジス タの Id-Vg 特性である。Fig.3.1 から、通常のシリコ ンナノワイヤトランジスタの特性であるデバイスが 多いが、チップの中には閾値が非常なデバイスや、 SET、SHT の特性や、大きな RTN が見受けられる異 常なトランジスタを含んでいる事がわかった。この 様な特性のトランジスタはばらつき評価に大きな悪 影響を及ぼす為、これらのトランジスタを取り除い たデータからばらつき評価を行う。

先行研究[11]では、量子閉じ込め効果によりナノワイ ヤ幅が狭くなるに従い、閾値電圧のばらつき及び、閾値 変動がある Nmos のシリコンナノワイヤトランジスタに て報告されている。今回の研究では、Nmos だけではな く Pmos も評価を行った。



先行研究[11]と同様に Fig.3.2 の右のグラフからナノワ イヤ幅が狭くなるに従い、閾値電圧のばらつきが大きく なると共に、閾値変動がある事がわかった。 また、Fig.3.2 左のグラフでは、W=16nm と比較して他 のサイズでは、閾値電圧のばらつきが大きくなってお り、Nmos と同様に Pmos でも、量子閉じ込め効果によ りナノワイヤ幅が狭くなるに従い閾値電圧のばらつき及 び、閾値変動がある事が新たにわかった。

以上の結果から微細なシリコンナノワイヤトランジス タの閾値電圧は、Pmos、Nmos 共にナノワイヤ幅に非常 に敏感であり、わずかな線幅粗さ(LWR)が非常に狭 いナノワイヤで大きな閾値電圧変動を引き起こすことを 示している。

3.2 極めて大きな RTN の特性解析

今回解析を行ったデバイス設計を Table 3.1 に示す。

T-1-1-21 デバノフ部計

Table 5.1 / NA ADE				
Туре	length L	width W	height H	Gate oxide
	(nm)	(nm)	(nm)	thickness
				Tox(nm)
nFET	200	9	5	10
pFET	200	8	5	10
10	-6			
10	8 3 10 ⁻¹¹ 10 ⁻¹²			1



Fig.3.3 21 回の連続測定を行った Nmos の Id-Vg 特性 Fig. 3.3 から、Vg を上げていくとVg = 0.5V付近で電流 が突然減少し、V_{th}が上昇する。Fig. 3.3 からV_{th}のシフト ΔV_{th} を算出すると ΔV_{th} = 0.545Vとなる。ここでV_{th}は I_d = 1×10^{-9} A で定義した。

また、Fig. 3.3 から測定毎で異なる Vg でトラップされ てい。異なる Vg でトラップされている理由は、特定の Vg で電子が捕獲放出される状態の確率が決まる為、毎 回異なる Vg でトラップされている。この確率は Vg が 低いほどトラップされる確立が低く、Vg が高いほどト ラップされる確率が高い。



Fig.3.4 Vg=0.4V 時の Id-t 特性

Fig. 3.4 は Vg=0.4V に固定したときの電流 Id の時間依存性である。電流が流れなくなる程の極めて大きな RTN の電流振幅を観測した。トラップが電流に及ぼす 影響が非常に大きいため、チャネルの近くにトラップが あると考えられる。



Fig.3.5 τ_c/τ_e-Vg 特性

ゲート酸化膜中にあるトラップの深さを式(3.1)から算 出した。通常は酸化膜中にトラップがあるため $\frac{x}{T_{ox}} \le 1$ となるが、Fig.3.5 のVg依存性から算出すると^Tc/ τ_e のVg 依存性が異常に強く、 $\frac{x}{T_{ox}} = 1.6$ となり、トラップが酸化 膜の外側に存在すると算出された。

一方、測定されたt_cの統計分布は指数分布であること が確認されており、統計的にはキャリアの捕獲,放出は ランダムで通常の RTN とかわりない。

4 結論

ばらつき評価では、測定結果から量子閉じ込め効果に よりナノワイヤ幅が狭くなるに従い、閾値電圧のばらつ きが大きくなり、閾値変動がある事を Nmos、Pmos 共 に確認した。

次に、バルクトランジスタや SOI トランジスタでは 見られない微細シリコンナノワイヤトランジスタにおけ る極めて大きなランダムテレグラフノイズ(RTN)の解析 を行った。この RTN は、トラップ時に電流が流れなく なり、ΔVth=0.545V となり極めて大きな RTN である。 トラップが電流に及ぼす影響が非常に大きいため、チャ ネルの近くにトラップがあると考えられる。また、トラ ップの深さの算出を行った結果、通常は酸化膜中にトラ ップがあるため x/Tox ≤1 となるが тс/теの Vg 依存性が 異常に強く、x/Tox =1.6 となり、トラップが酸化膜の外 側に存在すると算出された。以上の結果から、トラップ の位置はΔVth からチャネルに近く、x/Tox から酸化膜の 外側で、チャネルにから離れている事から、矛盾してい る結果である事が明らかになった。また、tc/teのVg 依存性が異常に強く、トラップの位置が従来モデルで説 明できないことが明らかとなった。

今後の展望としては、今回のプロセスでは、チャネル 幅 9nm 以下で歩留りが急激に低下していた。従って、 微細なシリコンナノワイアトランジスタの作製を行う為 に、更なるプロセスの改善が必要である。また、ナノワ イヤトランジスタにおける RTN は、トラップの位置が 従来モデルで出説明できない為、新たなモデルを考案す る必要がある。

5.参考文献

[1]G. Moore, IEEE IEDM 21, pp. 11-13, 1975.

- [2]Taur, Y., & Ning, T. H. (2013). Fundamentals of modern VLSI devices. Cambridge university pres.
- [3]C.H. Jan et al., IEEE IEDM Tech. Digest 44-47, 2012.
- [4]S.Natarajan et al., IEEE IEDM, pp. 3.7.1–3.7.3, 2014.
- [5]Razavieh. A et al., IEEE DRC, pp. 1-2, 2017.
- [6]K. J. Kuhn, IEEE TED, vol. 59, p.1813, 2012.
- [7]F.-L. Yang et al., Symp. VLSI Tech., pp.196-197, 2004.

[8]N. Tega et al., IEEE VLSI Tech., pp. 50–51, Jun. 2009.

- [9]K. Abe et al., JJAP., Vol. 48,04C044,2009.
- [10]T. Nagumo et al., IEEE IEDM, pp. 628–631. 2010.
- [11]T. Mizutani et al., Silicon Nanoelectron. Workshop, pp. 1-2 Jun. 2015.