# 高精度サイクリック A/D 変換器を実現する、 素子ばらつきに依らない 最適なクロックドライバ回路の研究 A research of a 50MHz clock driver circuit independent of elements variation to realize the high resolution cyclic A/D converter.

電気電子情報通信工学専攻 落合 洋夫 Hiroo Ochiai

### 1 はじめに

近年、情報のディジタル化により多くのシステムに おいてアナログ・ディジタル混載の回路が用いられてい る。ディジタル信号はアナログ信号と比較して圧縮、伸 張、伝送、加工が容易であるなどといった利点を持つ。 しかし、現実世界において、映像、音などの我々人間が 認識できる自然界の情報はすべてアナログ信号である。 そのため、アナログ回路とディジタル回路のインター フェースとなる A/D 変換器が必要不可欠となる。A/D 変換器にはいくつかの変換方式があるが、低電源電圧化 に対応し、省面積化のニーズにも対応した A/D 変換器 として、サイクリック(循環)型A/D変換器がトレンド である。また、素子の微細化により集積回路の集積度は 向上したが、微細化に伴う素子耐圧の低下のために低 電源電圧で動作する集積回路が求められる。本稿では、 電源電圧 1.8V、14bit、動作周波数 50MHz で動作する サイクリック型 A/D 変換器を実現する回路について述 べる。

サイクリック型 A/D 変換器の構成

図1にサイクリック型 A/D 変換器のブロック図を示 す。入力信号をS/H回路にてサンプル、ホールドし、サ イクリック部に入力される。サイクリック部では、1.5 bit のディジタルコードの出力とディジタル判定結果と入 力信号の残差を2倍化した信号を次段へ出力する機能 を持つビットプロックと、データを保持し出力するサブ S/H回路により構成されており、これらをn-1回ルー プすることにより、n bit 精度の A/D 変換を実現する。 サイクリック部の各ブロックに要求される A/D 変換の 速度は全体の出力 bit 数に関係なく1 bit/1 クロックサ イクルでよい。前段のビットブロックがホールド期間に A/D 変換と誤差増幅を行っている間、後段のサブ S/H 回路はサンプル動作を行っており、次の1/2 クロックサ イクルで正確に1倍された信号をビットブロックに出力 する。このように 1 bit の演算を行う毎に各ブロックの 動作が正しいタイミングでサンプルホールド動作を行 う必要がある。また、クロックを生成するクロックドラ イバ回路で発生する誤差は各ブロックの動作に影響する ため、あらゆる動作状況やばらつきに対して、各ブロッ クにその影響を与えず、正しいタイミングのクロックが 生成されなければならない。本論分では、ばらつきに依 らないクロックドライバ回路の設計完了を目的とする。



図 1: サイクリック型 A/D 変換器

#### 2.1 サイクリック型 A/D 変換器の構成



図 2: クロックドライバ回路

図2に各ブロックに必要なクロックを示す。 サイクリッ

ク部の各ブロックではそれぞれサンプルモード、ホール ドモード動作があるため、ビットブロック及びサブS/H 回路に必要なクロック数は合計で4つ必要である。ま た、サイクリック部を必要精度分ループ動作させてい る場合、S/H 回路からの出力を遮断する必要があるた め、S/H 回路とサイクリック部間にスイッチを付加し た。このスイッチは14ビット出力後、新しいデータを サイクリック部に入力する際にのみオンする必要があ るため、クロック cksh は14クロック毎に立ち上がる必 要がある。また、S/H においても同様にサンプルモー ドとホールドモードのクロックが必要であるが、サイク リック部への出力は14クロック毎に動作する。

### 2.2 クロックドライバ回路



図 3: クロックドライバ回路



図 4: ck10,ck10d,ck20 生成回路

図 3、図 4 にクロックドライバ回路を示す。クロ ックドライバ回路は 3 つのブロックが並列になってお り、基準クロック ckin が各々のブロックに入力される ことになる。入力された基準クロックはそれぞれ、図 3 の nonoverlap1 及び nonoverlap2 回路に入力される。 nonoverlap1 と nonoverlap2 で生成されるクロックのノ ンオーバーラップ期間に差をつけることで、各クロック 波形を生成する。その際、各 nonoverlap 回路で起きる 遅延時間が異なるため、ディレイを通過させることでク ロックタイミングの微調整が行われる。最終段にはバッ ファがあり、CMOS スイッチの PMOS と NMOS のク ロックに分断されて出力される。cksh クロックは上述 と同様に設計しているが、14 回に1 回立ち上がるのみ であるため、14 進力ウンタ回路を加えて実現している。 S/H回路のクロックも cksh と同様に、14 回に1回立ち 上がるのみであるため、cksh で用いた14 進力ウンタ回 路を通過後、nonoverlap2 を経て S/H 回路のクロック を生成する。しかし、この方法では2回 nonoverlap 回 路を通過してしまい、生成するクロックのタイミングが ビットブロックのそれと大きくずれてしまう。今回は図 4 に示すようにクロックタイミングを検出する回路を設 計し、チップ外部で任意のディレイを繋ぎタイミングを 合わせる手法を取る。

### 3 試作回路の評価



図 5: FFT 波形

A/D 変換器の出力を DAC で変換し、FFT を行った。 図 5 は入力周波数 fin = 100kHz、入力電圧フルスケー ルFS = 1.6V において、動作周波数を変化させた時 のそれぞれの波形である。図 5 より、50MHz において SFDR が 45dB 動作周波数に応じて、ノイズフロア付近 の高調波が変化しており、クロックに依存して特性が現 れていると考えられる。

### 3.1 クロックタイミングのずれによる劣化



図 6: クロックタイミングの変化



図 7: クロックタイミングが変化した場合の動作

基準クロックが sin 波であることを考えると、イン バータの NMOS と PMOS の閾値電圧 vthn,vthp は異 なるため、デューティ比が 50 %でない矩形波が生成さ れる。この現象は基準クロック周波数が低周波であれば 顕著になる。加えて、図 3 の入力部に注目すると、ク

ロックドライバ回路の入力部のインバータの段数が異 なる。これは、nonoverlap1とnonoverlap2で生成され るクロックタイミングを合わせるためのものである。し かし基準クロックが sin 波の場合、インバータの段数が 異なることで各ブロックでの A 点での矩形波の立ち上 がり時間が異なる。そのため各 nonoverlap 回路で生成 されたクロックはその分だけパルス幅に影響が出てし まう。基準クロックを sin 波で動作周波数を変化させた 時のクロック波形を図6に示す。図よりサンプルモード で必要な2種類のクロックのタイミングが入れ替わって いることが分かる。クロックタイミングが入れ替わった 場合、スイッチから入力依存性のあるフィードスルーが キャパシタに蓄えられてしまい、精度が大きく劣化する と考えられる。(図 6 右)。この時の FFT 波形を図 7 に 示す。A/D の特性が大きく劣化していることが分かる。 以上の2点より、クロックドライバ回路は基準クロック が sin 波においてもデューティ比が変化することなく動 作し、生成されるクロックが常に同期するように補正す る必要がある。

3.2 クロックの遷移点のずれによる特性劣化



図 8: 素子ばらつきによる遷移点の変化と回路動作



### 図 9: 遷移点に変化による特性への影響

図8にVthを±10%のプロセスばらつきを持たせた 時の生成されるビットブロックのサンプルモードのクロッ クck11とck11/の波形を示す。尚、各スイッチはCMOS 構成であるため、生成するクロックはclkに対して反 転したclk/がある。上からTipical、Slow(Vth+10%)、 Fast(Vth-10%)の波形である。波形より、Tipicalに比 べてSS、FFでのクロック波形の遷移点は10psec程ず れていることが分かる。図8にビットブロックのサンプ ル時の回路動作を示す。bit1sw4がオフしようとする際、 フィードスルーが発生しC1、C2に電荷がチャージされ

ていく。電荷がチャージされた際、Cの両端の電荷量が 同じになるように電荷がチャージされるが、bit1sw1 に はスイッチのオン抵抗が存在するため、電圧降下が起き 瞬間的に B 点の電圧が変化する。そのため A 点の電位 も同様に変化する。結果、sw4からはA点の電圧に応 じたフィードスルーが放出される。ここで同様の現象を N 側に当てはめて考えると、入力電圧は差動であるの で入力電圧が P 側と異なるため、N 側の bit1sw1 のオ ン抵抗が Р側のそれとは異なる。よって В点での電位 の変化も P 側と異なり A 点の電位も同様に異なる。そ のため N 側と P 側で放出されるフィードスルーが異な り、キャパシタに蓄えられる電荷量が異なるため差動の 誤差として現れる。ここで ck11 と ck11/の遷移点がず れた場合を考える。ck11とck11/の遷移点がずれた場 合、NMOS と PMOS で放出される電荷量の差が大きく なる。そのため P 側と N 側に蓄えられる電荷量は上述 した誤差に加えられることになる。SSの時の波形を理 想クロックで再現し、FFT したものを図9に示す。図 9より精度が劣化していることがわかる。



## 4 クロックドライバ回路の設計 4.1 バッファ

図 10: バッファの構成

まず遷移点のずれを考える。図 10 にバッファの構成 を示す。CMOS スイッチを動作させるため、出力クロッ ク clk に対して反転したクロック clk/が必要であるた め、出力バッファのインバータの段数が clk と clk/で異 なる。clk と clk/での段数の違いを考慮し、片側のバッ ファの寸法を調節し遷移点を合わせていたが、これら はばらつきの影響を受けることで変動しやすい (図 10 左)。そこで図 10 右の bufAD に示すように、最終段に 互いに行き交うインバータを接続した。これにより、互 いの出力部に電流を流すことで矩形波のなまりを抑え、 遷移点のずれを低減できる。

4.2 クロックドライバ部

図11に改善したクロックドライバ回路を示す。まず、 入力部のインバータの段数によるクロック波形への影響を無くすために、入力段に同様の数のインバータを繋 いだ。また、ノンオーバーラップ回路への入力は、正転 した矩形波と反転した矩形波が必要である。前回試作で は反転側の入力のみにインバータを用いたが、その分 遅延が発生し生成される波形に影響があった。そこで、



### 図 11: 改善したクロックドライバ回路

上述した出力バッファと同じ構成の同期型バッファを入 力段に接続した。これによりノンオーバーラップへの2 つの入力矩形波は同期することができる。

前回試作では後段のディレイ素子を、求める遅延時 間に応じていくつかの種類のディレイを接続していた。 しかし、素子ばらつきの影響によりディレイ素子のドラ イブ能力がばらついてしまい、遅延時間に影響が現れ てしまった。そこで、各区間(区間A、区間B・・・)にお いて使用する全ての素子を同じものを用いて構成した。 これにより、各ノードの寄生容量を同じにし、各ブロッ ク間での素子のドライブ能力をそろえることで、ばら つきの影響を抑えた。例えば、区間Bにおいて、cksh には nand 回路が必要不可欠である。そこで、各ブロッ クでの区間Bに同様の素子の nand を接続することで、 各ノードの寄生容量をそろえ、同期することができる。

### 4.3 サイクリック型 A/D 変換器の構成の改善



図 12: サイクリック型 A/D 変換器の構成の比較

サイクリック型 A/D 変換器には初段に S/H 回路を通 過し、その後ビットブロック回路とサブ S/H 回路をルー プする動作をする。ここで、サブ S/H 回路と S/H 回路 は同じ構成であり、役割も同じであることに注目すると、 S/H 回路とサブ S/H 回路は兼用することが可能である と考えられる。図 12 に試作したサイクリック型 A/D 変 換器と新しいサイクリック型 A/D 変換器の構成を示す。 試作したサイクリック型 A/D 変換器において、S/H 回 路で発生する誤差を Vとする。サブ S/H 回路と S/H 回路は同様の構成であるため、発生する誤差も同様に

Vである。またビットブロックの基本的な構成はS/H

回路と同じであるが、利得が2倍であることから、発生 する誤差は2 V である。これより、誤差の積もり方を 計算すると、  $V_{all} = V+2 V+ V+2 + \cdots$ となる。これはサブS/H 回路とS/H 回路を兼用したも のと同じである。これにより、精度に影響を与えること なく、サイクリック型 A/D 変換器の面積を縮小できる 上、クロック数を低減することが可能である。即ち、試 作した時のサイクリック A/D 変換器の S/H 回路のク ロック ck10、ck10d、ck20 が不要となる。

5 シミュレーション



#### 図 13: 改善後のクロック波形

図 13 に生成されたクロック波形を示す。図の左は動 作周波数を 50MHz と 10MHz で動作させたときのもの である。いずれの動作周波数においても、クロックタイ ミングが入れ替わることなく生成されており、全く同じ タイミングで動作できている事が分かる。また図の右 は素子ばらつきを持たせた時のものである。同様に、全 ての場合で正しいクロックタイミングが得られている。 また CMOS スイッチの NMOS と PMOS のクロックの 遷移点が素子ばらつきにおいても一定であることが分 かる。

### 6 結論

本研究では、サイクリック型 A/D 変換器のクロック ドライバ回路の設計について述べた。クロックによる特 性劣化の原因を特定し、クロックドライバ回路の各ブ ロックを改善した。結果、動作周波数や PVT ばらつき に影響無く動作することを実現した。今後の課題は、容 量ばらつきを考慮した容量交換手法を適応させること である。

### 参考文献

- A. M. Abo and P. R. Gray, "A 1.5-V, 10-bit, 14.3MS/s CMOS Pipeline Analog-to-Digital Converter," *IEEE J. Solid-State Circuits*, vol. 34, no. 5, pp. 599-606, May 1999.
- [2] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill Companies, Inc., 2001.
- [3] 宮原 正也、松澤 昭、、スイッチのオン抵抗がパイプライン型 ADC 性能に及ぼす影響とセトリング時間最適設計技術の検討、"電子情報通信学会技術研究報告. ICD, 集積回路 107(163), 35-40, 2007-07-19