WEKO3
アイテム
磁界の分布を考慮してダミーフィルを最適に配置したオンチップ・スパイラルインダクタの設計手法
https://doi.org/10.24789/00001192
https://doi.org/10.24789/00001192604ace50-772a-4859-84f2-0dad65d6fc2d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
本文を見る(PDFファイル) (1.4 MB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-04-02 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | 磁界の分布を考慮してダミーフィルを最適に配置したオンチップ・スパイラルインダクタの設計手法 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | The Optimized Dummy-Fill Placement Scheme for an On-chip Spiral Inductor | |||||||||||||
| 言語 | en | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||
| 資源タイプ | departmental bulletin paper | |||||||||||||
| ID登録 | ||||||||||||||
| ID登録 | 10.24789/00001192 | |||||||||||||
| ID登録タイプ | JaLC | |||||||||||||
| 著者 |
江川, 遼介
× 江川, 遼介
× 杉本, 泰博
|
|||||||||||||
| 著者別名(英) | ||||||||||||||
| 識別子Scheme | WEKO | |||||||||||||
| 識別子 | 23561 | |||||||||||||
| 姓名 | EGAWA, Ryosuke | |||||||||||||
| 言語 | en | |||||||||||||
| 著者別名(英) | ||||||||||||||
| 識別子Scheme | WEKO | |||||||||||||
| 識別子 | 23513 | |||||||||||||
| 姓名 | SUGIMOTO, Yasuhiro | |||||||||||||
| 言語 | en | |||||||||||||
| 抄録 | ||||||||||||||
| 内容記述タイプ | Abstract | |||||||||||||
| 内容記述 | An optimized dummy-fill placement scheme for an on-chip spiral inductor has been proposed. The influence of the dummy-fill size, magnetic strength and magnetic distribution in the vicinity of inductor wires, and the additional stray capacitance between the inductor wires and the silicon substrate on Q-factor (Quality factor) frequency characteristics has been clarified. The proposed layout pattern of the on-chip spiral inductor has regulated the placement of dummy fills. The forbidden area for dummy-fill placement ranges from 10 μm on the outside to 15 μm on the inside of the inductor wires. There are no dummy fills even underneath the inductor wires. The test chip was fabricated by using a 0.18-μm CMOS process with five metal layers. Experimental results show that the proposed scheme involves no degradation of the peak Q-value or the self-resonant frequency compared with an on-chip inductor without dummy fills. | |||||||||||||
| 内容記述 | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | 【査読有】 | |||||||||||||
| 書誌情報 |
中央大学理工学研究所論文集 巻 16, p. 21-29, 発行日 2011-03-31 |
|||||||||||||
| 出版者 | ||||||||||||||
| 出版者 | 中央大学理工学研究所 | |||||||||||||
| ISSN | ||||||||||||||
| 収録物識別子タイプ | ISSN | |||||||||||||
| 収録物識別子 | 1343-0068 | |||||||||||||
| 権利 | ||||||||||||||
| 権利情報 | この資料の著作権は、資料の著作者または学校法人中央大学に帰属します。著作権法が定める私的利用・引用を超える使用を希望される場合には、掲載誌発行部局へお問い合わせください。 | |||||||||||||
| フォーマット | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | application/pdf | |||||||||||||
| 著者版フラグ | ||||||||||||||
| 出版タイプ | VoR | |||||||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||||||
